protocol.co.kr [工學(공학) ,기술] [전기전자회로실험] 디지털 논리 관련 설계자료 > protocol6 | protocol.co.kr report

[工學(공학) ,기술] [전기전자회로실험] 디지털 논리 관련 설계자료 > protocol6

본문 바로가기

뒤로가기 protocol6

[工學(공학) ,기술] [전기전자회로실험] 디지털 논리 관련 설계자료

페이지 정보

작성일 20-12-02 11:28

본문




Download : [공학,기술] [전기전자회로실험] 디지털 논리 관련 설계자료.ppt





② NAND게이트와 INVERTER, 7447디코더를 이용하여 최대한
간단한 회로를 구성한다.
④ 구현한 회로가 작동이 되지 않는다면 그 이유를 알아보고
문제를 해결하여 본다.


[工學(공학) ,기술] [전기전자회로실험] 디지털 논리 관련 설계자료


실험결과/전기전자


설계 목표(目標)


① 숫자표시기를 이용하여 5입력을 3으로 나눈 몫과 나머지를
표현한다.

입력 출력에 대한 진리표
진리표 分析을 통한 MINIMIZE (1)
진리표 分析을 통한 MINIMIZE (2)
입력값 E=0일 때 출력값 입력값 E=1일 때 출력값






진리표 分析을 통한 MINIMIZE (3)
진리표를 통해 알아낸 사실
① 입력값 E=0일 때, 출력값 나머지B와 출력값 몫D,
입력값 E=1일 때, 출력값 나머지A 이 3개의
진리표가 서로 같음을 알 수있다
② 입력값 E=1일 때, 출력값 나머지B와 출력값 몫D의
진리표가 서로 같음을 알 수있다
K-MAP을 통한 각 출력의 부울대수식
아스키코드 부울대수식
a : B`D`+C`D`+A
b : B`C+BC`D+CD`
c : B`CD+BC`D+BCD`
d : B`C`D+BCD`+A
e : BCD+AD
f : A`C`D`+AD
g : A`B`C`D`+B`CD+AD

몫 A : AB
몫 B : BC+AB`
몫 C : B`CD+A`BC`+AB`D+AC
몫 D(E=0) : A`B`CD`+A`BC`D+AB`C`D`+ACD
몫 D(E=1) : A`C`D+B`CD`+A`BC`+AB`D`+AC+BD

나머지A(E=0) : A`B`CD`+A`BC`D+AB`C`D`+ACD
나머지B(E=0) : A`B`C`D+A`BC`D`+BCD+ACD`+ABD

나머지A(E=1) : A`B`C`D`+A`B`CD+BCD`+AB`C`D+ABD`
나머지B(E=1) : A`B`CD`+A`BC`D+AB`C`D`+A…(투비컨티뉴드 )





[工學(공학) ,기술] [전기전자회로실험] 디지털 논리 관련 설계자료

Download : [공학,기술] [전기전자회로실험] 디지털 논리 관련 설계자료.ppt( 83 )






순서
설명
[공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_01.gif [공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_02.gif [공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_03.gif [공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_04.gif [공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_05.gif [공학,기술]%20[전기전자회로실험]%20디지털%20논리%20관련%20설계자료_ppt_06.gif
공학,기술,전기전자회로실험,디지털,논리,관련,설계자료,전기전자,실험결과


[공학,기술] [전기전자회로실험] 디지털 논리 관련 설계자료 , [공학,기술] [전기전자회로실험] 디지털 논리 관련 설계자료전기전자실험결과 , 공학 기술 전기전자회로실험 디지털 논리 관련 설계자료
다.
③ PSPICE를 이용해 출력을 예상해 본다.
전체 18,389건 1 페이지
해당자료의 저작권은 각 업로더에게 있습니다.

evga.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
Copyright © protocol.co.kr. All rights reserved.
PC 버전으로 보기